HARV : Un microcontrôleur basé sur RISC-V pour les environnements soumis à des radiations sévères – Université de Montpellier

Description

Les effets des rayonnements ionisants sur les composants électroniques destinés à l’espace sont connus depuis le milieu des années 1970. Deux catégories principales d’effets de défaillance ont été observées. La première est liée aux effets de dose (Total Ionizing Dose, et Displacement Damages), correspondant à une lente dégradation des paramètres électriques des composants. Le second est lié aux effets d’événements uniques causés par les particules ionisantes, qui sont capables d’induire des courants parasites pouvant générer des événements uniques (SE) qui ne produisent généralement pas d’effets permanents sur les dispositifs, mais qui peuvent entraîner des dysfonctionnements majeurs dans les composants et les systèmes.
Le projet se concentre principalement sur la conception et le développement de microcontrôleurs, mais il vise également les domaines de l’évaluation des effets des rayonnements sur l’électronique et du durcissement des dispositifs. Le projet répond principalement à la nécessité de créer un microcontrôleur (HARV) résistant aux radiations pour les systèmes de traitement des données embarqués, en particulier pour les nanosatellites et les pico-satellites. Ces catégories de satellites sont produites, à faible coût, par les universités et l’industrie (New Space) et s’appuient principalement sur des systèmes électroniques commerciaux (COTS), à des fins diverses, telles que l’extension de la couverture géographique de l’accès à l’internet et l’observation de la terre et de l’espace. Un autre objectif du projet est de fournir une électronique fiable pour construire des systèmes qui contrôlent les instruments utilisés en médecine nucléaire (diagnostic et guérison par irradiation)
Dans ce contexte, notre proposition de microcontrôleur RISC-V résistant aux radiations répond aux différents défis technologiques exposés ci-dessus. RISC-V est une architecture de jeu d’instructions (ISA) pour les processeurs à usage général basée sur RISC (architecture de jeu d’instructions réduit) et est sous licence BSD, extensible et libre de droits.
Cette architecture se caractérise par une codification simple, axée sur la minimisation de la complexité du matériel et l’optimisation du chemin critique. RISC-V aspire à s’adapter à n’importe quel dispositif de calcul, et pour cela, il spécifie différents jeux d’instructions, tels que RV32I (un jeu de 47 instructions qui prend en charge les systèmes d’exploitation modernes), RV32E (similaire au précédent, mais implémente une quantité réduite de registres suffisante pour les systèmes embarqués).
Nous avons l’intention de développer un processeur RISC-V renforcé, avec l’application de techniques de tolérance aux pannes pour être utilisé dans l’espace et dans d’autres environnements difficiles. Ces dernières années, l’équipe de recherche d’accueil a travaillé sur le sujet en créant une version Soft Core préliminaire de HARV, dans lequel l’injection de fautes par simulation a été employée sur un processeur RISC-V pendant l’exécution des application repères (benchmark), afin d’identifier les éléments les plus vulnérables. Les éléments les plus vulnérables identifiés sont les elements séquentielles telles que les registres, les mémoires et les pipelines. Dans le cadre de l’activité réalisée et prévue, la tâche la plus difficile est l’introduction de techniques d’endurcissement (par exemple, codes correcteurs d’erreurs, triple redondance modulaire, redondance temporelle) en même temps atteignant un compromis acceptable entre l’efficacité de resilience obtenue et le surcoût en termes de surface (nombre de portes logiques) et de puissance, étant donné que l’électronique spatiale exige des caractéristiques de faible puissance et d’encombrement. La validation des résultats obtenus a été et sera (pour les développements de HARV) effectuée par le biais d’expériences dans des accélérateurs de particules afin de vérifier les résultats de la simulation avec les versions standard et endurcie du processeur.

Compétences requises

Connaissance de l’architecture des ordinateurs et de l’électronique numérique. Techniques maîtrisées : Programmation Languages: C | C++ | Python | Assembly RISC-V | Assembly MIPS | VHDL Le candidat doit répondre à la nécessité de réaliser des expériences dans des installations tels que accélérateurs de particules (CERN, RADEF, RAL, etc.).

Bibliographie

[1] D. Kanter, “Risc-V offers simple, modular ISA”, The Linley Group MICRO- PROCESSOR Report, 2016.
[2] D. Patterson and A. Waterman, “The RISC-V reader: An open architecture atlas”, Strawberry Canyon, 2017.
[3] D. A. Santos, L. M. Luza, M. Kastriotou, C. Cazzaniga, C. A. Zeferino, D. R. Melo, L. Dilillo, ‘Characterization of a RISC-V System-on-Chip under Neutron Radiation,’ 2021 16th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), Bari, Italy, 2021, pp. 1-6.
[4] Santos, D. A., Mattos, A. M., Luza, L. M., Cazzaniga, C., Kastriotou, M., Melo, D. R., & Dilillo, L. (2022, October). Neutron Irradiation Testing and Analysis of a Fault-Tolerant RISC-V System-on-Chip. In 2022 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT) (pp. 1-6).
5] Santos, D.A.; Mattos, A.M.P.; Melo, D.R.; Dilillo, L. Enhancing Fault Awareness and Reliability of a Fault-Tolerant RISC-V System-on-Chip. Electronics 2023, 12, 2557.

Mots clés

RISC-V, Radiation, Fiabilite, Environment Sspatial, SEU, IA