DOCTORAT EN INGÉNIERIE DE CONCEPTION NUMÉRIQUE

LCIS ​​Le LCIS est un laboratoire de recherche public associé à Grenoble-INP situé sur le campus UGA Valence de l’Université Grenoble Alpes. Le LCIS rassemble plus de 60 chercheurs en informatique, électronique et automatisme, axés sur les systèmes embarqués et communicants. Les sujets abordés incluent la sûreté et la sécurité des systèmes embarqués et distribués, la modélisation, l’analyse et la supervision de systèmes ouverts complexes et les systèmes radio sans fil communicants. Le laboratoire travaille sur un large spectre d’applications : Internet des objets, systèmes cyber-physiques, environnements connectés naturels ou artificiels, RFID, etc. Description du poste : Les systèmes d’aujourd’hui sont de plus en plus interconnectés. Depuis l’avènement de l’Internet des Objets (IoT), n’importe quel capteur peut être interfacé avec un réseau local ou Internet. Ce déploiement massif a créé de nombreux problèmes de sécurité et solutions associées.

La sécurité de la communication peut se faire grâce à la cryptographie. Cependant, la complexité de la solution ne la rend pas nécessairement compatible avec des systèmes à très faible coût comme on peut en trouver dans un réseau de capteurs. Une autre faille de sécurité étudiée concerne les attaques matérielles. En effet, l’analyse de canaux cachés, comme l’analyse de l’alimentation, ou les attaques par injection de fautes, comme l’envoi d’impulsions électromagnétiques, peuvent copier le fonctionnement d’un appareil afin d’ajouter un objet tiers dans le réseau ou de le rendre inopérant. Ces attaques peuvent également perturber la génération des clés de chiffrement des données en attaquant le générateur de nombres aléatoires de la puce. Pour les éviter, il est possible de blinder les puces pour éviter tout rayonnement ou d’utiliser des codes correcteurs d’erreurs. Cependant, les solutions sont souvent difficiles à mettre en œuvre dans un appareil IoT. La thèse fera partie d’un projet européen sur la création d’une puce sécurisée pour les systèmes IoT. L’objectif principal de la thèse est de concevoir une liaison sans fil bas débit sans utiliser de composant analogique et d’associer des outils pour identifier un module IoT et détecter les attaques matérielles en temps réel lors de la communication. Au cours du projet, ces modules seront émulés par des cartes RF FPGA conçues au début du projet.

Le premier objectif du projet sera donc de proposer une liaison sans fil à très faible coût et sans composants analogiques utilisant une simple modulation numérique dans les bandes de fréquences ISM en ajoutant simplement une antenne au composant FPGA. Lors d’un précédent travail, notre équipe a montré qu’il était possible d’utiliser des composants FPGA aux fréquences RF (autour de 600 MHz) pour réaliser des liaisons sans fil OOK (On-Off Keying) sur plusieurs mètres à l’aide d’un amplificateur. L’innovation de ce premier objectif réside dans la possibilité de fonctionner dans les bandes ISM sans aucun composant analogique (gain de place, de coût, de consommation). Un travail particulier sur les FPGA comme l’étude des oscillateurs en anneau (RO) utilisés pour la porteuse sera réalisé afin de permettre une montée en fréquence. La liaison sera ensuite entièrement caractérisée en termes de débit, de portée et de taux d’erreur sur les bits.

. Le deuxième objectif est d’ajouter des fonctionnalités permettant d’identifier un module réseau et de détecter des attaques matérielles sur celui-ci grâce à la liaison sans fil développée. En effet, les signaux porteurs de communication sont générés par les RO. Ce type de résonateur, utilisé notamment dans les générateurs de nombres aléatoires, a la particularité d’être très sensible aux caractéristiques de la puce : tension de seuil, tension d’alimentation, températures, etc. Deux résonateurs identiques implémentés à deux endroits différents dans un FPGA vont donc ont une fréquence légèrement différente. Cette propriété a été utilisée pour authentifier les FPGA dans le projet Protect. En utilisant ces RO pour communiquer, dont la fréquence sera propre à l’appareil, il est possible de définir un identifiant associé à sa fréquence. Il sera également possible de détecter une attaque en surveillant les variations de fréquence des oscillateurs à la réception car ils sont très sensibles à toute variation de l’environnement. Le module de surveillance sera développé au niveau logique, au plus près du matériel. Plus nous travaillerons à bas niveau, plus nous aurons une maîtrise fine du système. Nous travaillerons sur le nombre de résonateurs par module pour fiabiliser au maximum l’identification et le suivi.

Résumé du projet : La thèse s’inscrit dans le cadre d’un projet européen KDT JU sur la création d’une puce sécurisée pour les systèmes IoT. Objectifs principaux : Les objectifs principaux sont de développer une communication sans fil à faible coût utilisant des FPGA basse fréquence et de définir des outils de sécurité matérielle basés sur cette communication. Mots clés : FPGA, Internet des objets, communication sans fil, sécurité matérielle Logiciel : Programmation FPGA en VHLD ou Verilog.